

Tietokoneen rakenne

IA-64

Stallings: Ch 15

- Yleistä IA-64:stä
- Predikointi
- Spekuloointi
- Ohjelmoitu liukuhihna
- Itanium 2
- Intel Multi-core ja STI Cell

Intel Inside ITANIUM 2

Tietokoneen rakenne / 2006 / Teemu Kerola 5.10.2006 Luento 11 - 1

EPIC

EPIC - Explicit Parallel Instruction Computing

Œ Rinnakkaisuus esilinjo konekielen tasolla, el näkymättömlissä seillä jossain laitetasolla

- Utta semantiikkaa konekielen tasolle
- Kääntäjä ratkoo riippuvuuteen liittyvät ongelmat, laitteisto(toteutus) luottaa siihen

- VLIW (Very Long Instruction Word)
 - Käsittelee käskyjä nippissa (bundle)
- Ž Hyppyjen predikointi, kontrollispekuloointi
 - Suorittaa useita haarautumispolkuja
- Spekulatiiviset multistinoudot myös datalle

Tietokoneen rakenne / 2006 / Teemu Kerola 5.10.2006 Luento 11 - 2

IA-64 vs. Superskalaari

Superscalar	IA-64
RISC-like instructions, one per word	RISC-like instructions <u>bundled</u> into groups of three
Multiple parallel execution units	Multiple parallel execution units
Reorders and optimizes instruction stream at run time	Reorders and optimizes instruction stream at <u>compile</u> time
Branch prediction with speculative execution of one path	Speculative execution along <u>both</u> paths of a branch
Loads data from memory only when needed, and tries to find the data in the caches first	Speculatively loads data <u>before</u> its needed, and still tries to find data in the caches first

- IA-64 liikkeelle puhaltaa pöydältä
 - unohda historiallinen painolasti
- HP ja Intel yhteistyössä

(Sta06 Table 15.1)

Tietokoneen rakenne / 2006 / Teemu Kerola 5.10.2006 Luento 11 - 3

IA-64 Rakenne

- Paljon rekistereitä, väh. 8 suoritusyksikköä
- GR-rekistereissä NaT-bitti (Not a Thing) => "myrkkyä"

GR = General-purpose or integer register
FR = Floating-point or graphics register
PR = One-bit predicate register
EU = Execution unit

Tietokoneen rakenne / 2006 / Teemu Kerola 5.10.2006 Luento 11 - 4

Käskyformaatti

128-bit bundle

instruction slot 2 instruction slot 1 instruction slot 0 Template

41 41 5

- Nouto muistista
- Template
 - minkä
 - mitä
- PR: Käskyissä spekuloointiin liittyvä predikaattirekisteri
 - 1-bittinen, tarkistetaan kommitointihetkellä
- Käskyissä tavallisesti 3 rekisteriä
- Load/Store arkitehtuuri

(Sta06 Fig 15.2)

Tietokoneen rakenne / 2006 / Teemu Kerola 5.10.2006 Luento 11 - 5

Toimintoyksiköt

Instruction Type	Description	Execution Unit Type
A	Integer ALU	I-unit or M-unit
I	Non-ALU integer	I-unit
M	Memory	M-unit
F	Floating-point	F-unit
B	Branch	B-unit
X	Extended	I-unit/B-unit

- Max 6 käskyä suoritukseen per sykli
- Musta pystyiiva = stop = Käskyjen välillä riippuvuus

(Sta06 Table 15.2, 15.3)

Tietokoneen rakenne / 2006 / Teemu Kerola 5.10.2006 Luento 11 - 6

Symbolisen konekielen formaatti

```
[qp] mnemonic[.comps] dests = srcts
```

qp qualifying predicate register
- jos predikaattirekisterin arvo=1 (true), commit

mnemonic operaation mnemoninen nimi

comps completers, eroteltu pilkuilla
- jotkut käskyt muodostuvat kahdesta osasta

dests destination operands, eroteltu pilkuilla

srcts source operands, eroteltu pilkuilla

Tietokoneen rakenne / 2006 / Teemu Kerola

5.10.2006

Luento 11 - 7

Symbolisen konekielen formaatti

- n **Käskyryhmän rajat merkitään ;;**
 - u Vihje: nämä konekäskyt voi suorittaa rinnakkain
 - u Konekielessä template, jossa "musta pystyviiva"
 - u Ryhmän sisällä ei data- tai kirjoitusriippuvuutta ts. no read after write (RaW) tai no write after write (WaW)

```
ld8 r1 = [r5]           // ensimmäinen ryhmä
sub r6 = r8, r9 ;;
add r3 = r1, r4         // toinen ryhmä
st8 [r6] = r12
```

Tietokoneen rakenne / 2006 / Teemu Kerola

5.10.2006

Luento 11 - 8

Tietokoneen rakenne

Avainmekanismit

- n Predikointi
- n Kontrollispekuloointi
- n Dataspekuloointi
- n Ohjelmoitu liukuhihna

Tietokoneen rakenne / 2006 / Teemu Kerola

5.10.2006

Luento 11 - 9

Predikoitu suoritus

Kääntäjä

- n Muodosta käskyinput, aseta template
 - u Kuva, mitkä käskyt voi suorittaa samanaikaisesti
- n Polsta If-then-else rakenteen hypyt
 - u Vertailtaa asettaa kaksi predikaattirekisteriä
 - u Kummankin haaran käskyihin mukaan oma predikaatti
 - u Kumpaakin haaraa tullaan suorittamaan

Intel kalvo 18

CPU


- n Suorita molemmat haarat
- n Tarkista predikaatti, kun vertailukäsky valmistuu
 - u Predikaatti on aina valmis kommitointivaiheessa?
 - u Hylkää väärä polku (käskyt), hyväksy oikea polku

Tietokoneen rakenne / 2006 / Teemu Kerola

5.10.2006

Luento 11 - 10

Predikoitu suoritus



(Sta06 Fig 15.3a)

Tietokoneen rakenne / 2006 / Teemu Kerola

5.10.2006

Luento 11 - 11

Predikoitu suoritus

Source:

```
if(a&&b)
  j=j+1
else
  if(c)
    k=k+1
  else
    k=k-1
  i=i+1;
```

Pentium:

```
cmp a,0
je L1
cmp b,0
je L1
add j,1
jmp L3
L1: cmp c,0
je L2
add k,1
jmp L3
L2: sub k,1
add i,1
```

(Sta06 Fig 15.4)


Tietokoneen rakenne / 2006 / Teemu Kerola

5.10.2006

Luento 11 - 12

IA-64:

```
cmp.eq(p1),p2 = 0,a ;;
(p2) cmp.eq(p1),p3 = 0,b
(p3) add j = 1,i
(p1) cmp.ne p4,p5 = 0,c
(p4) add k = 1,k
(p5) add k = -1,k
add i = 1,i
```



Tietokoneen rakenne / 2006 / Teemu Kerola

5.10.2006

Luento 11 - 12

Kontrollispekuloointi

- Aloita datan laataaminen muistista etukäteen**
 - = spekulatiivinen load
 - Valmiina CPU:ssa kun tarvitaan, ei latenssia
 - Yleensä helpoja, mutta ei, jos välissä haarautuminen/store
- Kontrollispekuloointi = nosta (hoist) load-käsky alemmaksi koodissa hyppykäskyyn etupuolelle**
 - Merkitse se kuitenkin spekulatiiviseksi (.s)
 - Jos spekuloointi aiheuttaa poikkeuksen, sen käsitteily viivastetaan (NaT bitti)
 - On mahdollistaan että kyseistä poikkeusta ei pitänyt tapahtua!
 - Lisää alkuperäiseen kohtaan chk-käsky (chk.s), joka tarkistaa poikkeuksen ja käynnistää recovery-rutiinin


```
je L2
ld8 r1=[r5]
use r1
```

je L2
chk.s r1, recovery
use r1

completer

Intel kalvo 26

Tietokoneen rakenne / 2006 / Teemu Kerola 5.10.2006 Luento 11 - 13



Dataspekuloointi

Intel kalvo 29-30

- Nosta load-käsky alemmaksi koodissa store-käskyyn etupuolelle**
 - Merkitse se ennakkolataamiseksi (.a eli advanced load)
 - Lisää alkuperäiseen paikkaan tarkistus (.c)
- ALAT eli Advanced Load Address Table (laittelisto) pitää kirjaa loadissa käytetyistä osolitteista**
 - Kukaan load vie kohdeosoitteeseen ALAT-tauluun
 - Kukaan store poistaa kohteesta ALAT-taulusta
 - Tarkistus (.c): Jos kohde ei taulussa, lataa uudelleen

```
je L1
st8 [r3] = r13
ld8 r1 = [r5]
```

ld8.a r1 = [r5]
je L1
st8 [r3] = r13
ld8.c r1 = [r5]

Alias-ongelma:
r3 ja r5 voivat osoittaa samaan paikkaan

Intel kalvo 31

Why called software pipelining?

Tietokoneen rakenne / 2006 / Teemu Kerola 5.10.2006 Luento 11 - 15

Ohjelmoitu liukuhihna Sofware pipelining

n Laittelisto tuki silmukan purkamiseksi s.e. voldaan suorittaa useita iteratioita samanaikaisesti

- Rinnakkaisuus syntyy suorittamalla eri iteratiokierroksia kuuluvia toimintoja yhtäaikaa
- Kukaan iteratiokierros käyttää eri rekistereitä
 - Automaattinen rekistereiden uudelleennimeäminen
- Alku (prolog) ja loppu (epilog) erikoistapauksina rotatoivan predikaattirekisterin avulla
- Silmukan hyppykäsky korvattu erityiskäskyllä, joka kontrolloi ohjelmoidun liukuhihnan käyttöä
 - Rotatoi rekisterit, vähentää silmukkalaskuria

Tietokoneen rakenne / 2006 / Teemu Kerola 5.10.2006 Luento 11 - 16

Ohjelmoidun liukuhihnan idea

```
for i=5 to 1 do y[i] = x[i] + c
    mov lc = 5
    L1: ld4 r4 = [r5],4 ;;
        add r7 = r4,r9 ;;
        st4 [r6] = r3,4
        br.cloop L1 ;;

    ld4 r32 = [r5],4 ;;
    ld4 r33 = [r5],4 ;;
    ld4 r34 = [r5],4 ;;
    add r36 = r32,r9 ;;
    ld4 r35 = [r5],4 ;;
    add r37 = r33,r9 ;;
    st4 [r6] = r36,4 ;;
    ld4 r36 = [r5],4 ;;
    add r38 = r34,r9 ;;
    st4 [r6] = r37,4 ;;
    add r39 = r35,r9 ;;
    st4 [r6] = r38,4 ;;
    add r40 = r36,r9 ;;
    st4 [r6] = r39,4 ;;
    st4 [r6] = r40,4 ;;
```

Vahan käskytason rinnakkaisuutta, pieni koodi
Enemmän rinnakkaisuutta suoritusessa!
Operoi eri iteratioita rekistereillä samanaikaisesti

Cycle 0	ld4								
Cycle 1		ld4							
Cycle 2			add	ld4					
Cycle 3				st4	add	ld4			
Cycle 4					st4	add	ld4		
Cycle 5						st4	add		
Cycle 6							st4	add	
Cycle 7								st4	

Prolog Kernel Epilog

Intel kalvo 25

(Sta06 Fig 15.6)

Tietokoneen rakenne / 2006 / Teemu Kerola 5.10.2006 Luento 11 - 17

Koodi

(Sta06 Table 15.4)

```
mov lc = 199          // set loop count register
mov ec = 4             // set epilog count register
mov pr.rot = 1<<16;; // pr16 = 1, rest = 0
L1: (p16) ld5 r32 = [r5], 4 // cycle 0
     (p17) ...           // empty stage
     (p18) add r35 = r34, r9 // cycle 0
     (p19) st4 [r6] = r36, 4 // cycle 0
     br.ctop L1 ;;       // cycle 0
Koodi s.555
```

Cycle	Execution Unit/Instruction				State before br.ctop					
	M	I	M	B	p16	p17	p18	p19	LC	EC
0	ld4				br.ctop	1	0	0	199	4
1	ld4				br.ctop	1	1	0	0	198
2	ld4				br.ctop	1	1	1	0	197
3	ld4		add	st4	br.ctop	1	1	1	1	196
...	
100	ld4		add	st4	br.ctop	1	1	1	1	99
...	
199	ld4		add	st4	br.ctop	1	1	1	0	4
200			add	st4	br.ctop	0	1	1	0	3
201	ld4		add	st4	br.ctop	0	0	1	0	2
202	ld4		add	st4	br.ctop	0	0	0	0	1
						0	0	0	0	0

Tietokoneen rakenne / 2006 / Teemu Kerola 5.10.2006 Luento 11 - 18


Tietokoneen rakenne

IA-64 Rekisterit

Tietokoneen rakenne / 2006 / Teemu Kerola

5.10.2006

Luento 11 - 19



(Sta06 Fig 15.7)

5.10.2006

Luento 11 - 20

Sovelluksen rekisterit

Sta06 Fig 15.7

- Yleisrekisterit (128), FP-rekisterit (128), Predik.rekisterit (64)**
 - Osa staattisia, osa rotatoivia (laitteisto uudelleennimeää)
 - Osaan yleisrekistereistä käytetään pinona
- Hyppyrekisterit, 8 kpl**
 - Kohdeosoite voi olla rekisterissä (siis epäsuora hyppyl)
 - Aliohjelman paluuosoite tavallisesti rekisteriin br0
 - Jos uusi kutsu, br0:n talteen rekisteripinoon
- Instruction pointer**
 - Nipun osoite, ei yksittäisen käskyn
- User mask**
 - Lipukkeet poikkeuksia ja monitorointia varten
- Performance monitor data registers**
 - Tietoa laitteiston käytätyymisestä
 - Esim. Hyppynostustuksista, rekisteripinon käytöstä, muistin odotusajoista, ..

Tietokoneen rakenne / 2006 / Teemu Kerola

5.10.2006

Luento 11 - 21

Rekisteripino, Register Stack Engine

Intel kalvot 15-17

- r0..r31 globaalille muuttujille**
- r32..r127 (96 kpl) aliohjelmakutsuille**
- Kutsu varaa pinosta rekisteri-ikkunallisen (frame)**
 - parametrit (inputs/outputs) + paikalliset mjat (locals)
 - Koko dynaamisesti määriteltyväissä (alloc-käsky)
- Kutsun jälkeen rekisterit uudelleennimetty**
 - Aliohjelman näkemät parametrit alkavat aina r32:sta
- Allkokointi renkaana**
 - Jos pino täytyy, laitteisto tallettaa vanhoja ikkunoita muistiin (= pinoon, backing store)
 - Sijainti rekistereissä BSP, BSPSTORE

Tietokoneen rakenne / 2006 / Teemu Kerola

5.10.2006

Luento 11 - 22

Rekisteripino

Intel kalvo 17

- Allkokointi ja palautus käyttää kahta rekisteriä**
 - CFM, Current Frame Marker**
 - Rekisteripinosta kutsun yhteydessä varatuun alueen koko
 - sof=size of frame, sol=size of locals,
 - sor=size of rotation portion (SW pipeline)
 - GR/FP/PR-rekistereiden rotatointitieto
 - rrb=register rename base
 - PFS, Previous Function State**
 - CFM:n edellinen sisältö tänne, vanha PFS jonnekin toiseen rekisteriin (alloc voi määrättää minne)
- | | | | | | | |
|-----|-------|-------|-------|-----|-----|-----|
| CFM | 6 | 7 | 7 | 4 | 7 | 7 |
| ppl | rb.pr | rb.fr | rb.gr | scr | sol | sof |
| 2 | 4 | 6 | 14 | | | |
- | | | | | | |
|-----|-----|-----|-----|----|-----|
| PFS | ppf | pec | ... | 38 | pfs |
| 2 | 4 | 6 | 14 | | |
- (Sta06 Fig 15.9)


Tietokoneen rakenne / 2006 / Teemu Kerola

5.10.2006

Luento 11 - 23

Procedure Call and Return

Intel kalvo 17



Tietokoneen rakenne / 2006 / Teemu Kerola

5.10.2006

Luento 11 - 24

Sovelluksen rekisterit

Sta06 Fig 15.7

Kernel registers (KR0-7)	Convey information from the operating system to the application.
Register stack configuration (RSC)	Controls the operation of the register stack engine(RSE).
RSE Backing store pointer (BSP)	Holds the address in memory that is the save location for r32 in the current stack frame.
RSE Backing store pointer to memory stores (BSPSTORE)	Holds the address in memory to which the RSE will spill the next value.
RSE NaT collection register (RNAT)	Used by the RSE to temporarily hold NaT bits when it is spilling general registers.
Compare and exchange value (CCV)	Contains the compare value used as the third source operand in the cmpxchq instruction.
User NaT collection register (UNAT)	Used to temporarily hold NaT bits when saving and loading general registers with the lds hst and sts spill instructions.
Floating-point status register (FPSR)	Controls traps, rounding mode, precision control, flags, and other control bits for floating-point instructions.
Interval time counter (ITC)	Counts up at a fixed relationship to the processor clock frequency.
Previous function state (PFS)	Saves value in CFI register and related information.
Loop count (LC)	Used in counted loops and is decremented by counted-loop-type branches.
Epilog count (EC)	Used for counting the final (epilog) state in modulo-scheduled loops.

(Sta06 Table 15.5)

Tietokoneen rakenne / 2006 / Teemu Kerola 5.10.2006 Luento 11 - 25

Tietokoneen rakenne

Itanium 2

Tietokoneen rakenne / 2006 / Teemu Kerola 5.10.2006 Luento 11 - 26

Itanium 2

 ITANIUM²

- **Toteutettu IA-64 arkkitehtiuri, 2002**
- **Yksinkertaisempi kuin perint. Superskalaari CPU**
 - Ei resurssien "varausasemia"
 - Ei uudelleenjärjestelypuskureita (ROB)
 - Ei suuria määriä uudelleennimeämisirekistereitä
 - Ei logiikkapiirejä riippuvuuksien selvittelyyn
 - Kääntäjä ja ratkonut riippuvuudet eksplisittisesti
- **Suuri osoiteavaruus**
 - Pienin yksikkö: 1, 2, 4, 8, 10, 16 tavua
 - Suositus: kohdenna luonnollisille rajaille
- **Tukee sekä Big-endian että Little-endian muotoja**

Tietokoneen rakenne / 2006 / Teemu Kerola 5.10.2006 Luento 11 - 27

Itanium 2

- **Leveä ja nopea väylä: 128b, 6.4 Gbps**
- **Paranneltu välimalistihierarkia**
 - L1: erilliset 16KB + 16KB, joukkoass. (4-way), 64B rivit
 - L2: yhdistetty 256KB, joukkoass. (8-way), 128B rivit
 - L3: yhdistetty, 3MB, joukkoass. (12-way), 64B rivit
 - **Kaikki on-chip**, pienemmät latenssit
- **TLB hierarkia**
 - I-TLB L1: 32 alkiota, assosiaatiivinen
 - L2: 128 alkiota, assosiaatiivinen
 - D-TLB L1: 32 alkiota, assosiaatiivinen
 - L2: 128 alkiota, assosiaatiivinen

Tietokoneen rakenne / 2006 / Teemu Kerola 5.10.2006 Luento 11 - 28

Muistinhallinta







- **Muistihierarkia näky myös sovellukselle**
= mahdollisuus antaa vihjeitä
 - Noutojärjestys: varmista, että aiemmat operaatiot valmiita
 - Paikallisuus: nouda paljon/vähän lohkoja välimuistiin
 - Ennaltanouto: milloin siirtää lähemmäs CPU:ta
 - Tyhjennys: rivin invalidointi, kirjoituspolitiikka
- **Implisittinen kontrolli (polssulkeminen)**
 - Muistipaikan ja rekisterien sisältöjen vaihto
 - Vakion lisääminen muistipaikkaan
- **Mahdollisuus kerätä suorituskydataa**
 - Jotta voi antaa parempia vihjeitä...

Tietokoneen rakenne / 2006 / Teemu Kerola 5.10.2006 Luento 11 - 29

Itanium 2

- **11 käskyn suoritukseen vallintalkkuna (Issue ports)**
- **Max 6 käskyä suoritettavaksi per sykli**
 - in-order issue, out-of-order completion
- **8-valkeinen liukuhilma**
- **Entistä enemmän suoritusyksikköjä (22 kpl)**
 - 6 general purpose ALU's (1 cycle)
 - 6 multimedia units (2 cycles)
 - 3 FPUs (4 cycles)
 - 3 branch units
 - 4 data cache memory ports (L1: 1/2 cycle load)
- **Paranneltu hyppyjen ennustuslogiikka**
 - Myös sovellus voi antaa vihjeitä

Tietokoneen rakenne / 2006 / Teemu Kerola 5.10.2006 Luento 11 - 30



Tietokoneen rakenne

STI Cell Broadband Engine

Tietokoneen rakenne / 2006 / Teemu Kerola 5.10.2006 Luento 11 - 37

STI Cell Broadband Engine

- **Sony-Toshiba-IBM (STI)**
 - James Kahle, IBM
- **1 PowerPC PPE**
 - Power Processing Element
 - 32 KB L1 data and instr. caches
 - 256KB L2 cache
 - MMU with virtual memory
 - 2 hyper-threads
 - "normal programs"
- **8 SPE's**
 - Synergistic Processor Elements
 - 256KB local data/instr memory
 - Receive code/data packets from off-chip main memory

<http://researchweb.watson.ibm.com/journal/rd494/kahle.html>

Tietokoneen rakenne / 2006 / Teemu Kerola 5.10.2006 Luento 11 - 38

STI Cell Broadband Engine

Programming Models for SPE use

- Function offload Model
 - Run some functions at SPE's
- Device Extension Model
 - SPE as front-end for some device
- Computational Acceleration Model
 - SPE's do most of computation
- Streaming Models
 - Data flow from SPE to SPE
- Shared-mem multiprocessor Model
 - Local store as cache
 - Cache coherent shared memory
- Asymmetric Thread Runtime Model

Click for Kahle et al article <http://researchweb.watson.ibm.com/journal/rd494/kahle.html>

Tietokoneen rakenne / 2006 / Teemu Kerola 5.10.2006 Luento 11 - 39

STI Cell (Cell B.E.)

- **Sony**
 - Playstation 3 (4 cells) [click](#)
- **IBM**
 - Roadrunner supercomputer (2006-2008)
 - § \$110M, 1100 m², Linux
 - § Peak 1.6 petaflops (1.6×10^{15} flops)
 - Sustained 1 petaflops
 - § Over 16000 AMD Opterons for file ops and communication (e.g.)
 - Normal servers
 - § Over 16000 Cells for number crunching
 - Blade centers

Tietokoneen rakenne / 2006 / Teemu Kerola 5.10.2006 Luento 11 - 40

STI Cell (Cell B.E.)

- **Toshiba**
 - All TV's in 2006?
 - § 1 cell, 2006?
- **Mercury Computer Systems**
 - Cell accelerator board (CAB) for PC's
 - 180 GFlops boost, Linux
- **Blade servers**
 - Mercury CTES
 - § Cell Technology Evaluation System
 - § 1-2 Dual-Cell Blades, Linux
 - IBM Blade Server
 - § 7 boards, 2 Cells each
 - § 2.8 TFlops, Linux

Mercury Dual-Cell Blade

IBM Blade Server prototype w/ 2 cells (2005)

Tietokoneen rakenne / 2006 / Teemu Kerola 5.10.2006 Luento 11 - 41

Kertauskysymyksiä

- EPI C?
- Miksi käskynipun yhteydessä on template?
- Mitä tarkoitetaan predikoinnilla?
Kuinka se toimii?
- Mitä tarkoittaa kontrollispekulointi?
Entä dataspekulointi?
- Miten rekistereitä käytetään aliohjelmakutsuissa?
- Mikä ero hyper-threadeillä ja multi-corella?

Tietokoneen rakenne / 2006 / Teemu Kerola 5.10.2006 Luento 11 - 42