



Käskykannat

Ch 10-11 [Sta06]


- Operaatioista
- Operandeista
- Osoitustavoista
- Pentium / PowerPC






Käskysykli

- CPU suorittaa ohjelmaa konekielinen "käsky kerrallaan"
- Käskyn suoritus muodostuu vaiheista, joita CPU toistaa jokaiselle käskyllle



(Sta06 Fig 10.1)




Konekäskyt

- n Käskykanta =
 - u CPU:n tunnistama konekielisten käskyjen kokoelma
- n Operaatiokoodi
 - u Mitä käsky tekee?
- n Viitteet operandeihiin (yksi/useita)
 - u Mistä data, jolle operaatio tehdään?
 - § Rekistereistä, muistista, I/O laitteelta
 - u Minne tulokset talletetaan?
 - § Rekistereihin, muistiin, I/O laitteelle
- n Mikä käsky seuraavaksi
 - u Implisiittisesti? Explisiittisesti?
- n I/O?
 - u Muistiinkuvattu I/O ≠ samat tavat kuin muistille

Pureskeltu
TITO kurssilla

Nopeus?



Käskyt ja Data

data käskyt

Address	Contents			
101	0010	0010	0000	0001
102	0001	0010	0000	0010
103	0001	0010	0000	0011
104	0011	0010	0000	0100
201	0000	0000	0000	0010
	0000	0000	0000	0011
	0000	0000	0000	0100
	0000	0000	0000	0000

(a) Binary program

Address	Contents
101	2201
102	1202
103	1203
104	3204
201	0002
202	0003
203	0004
204	0000

(b) Hexadecimal program

Address	Instruction	
101	LDA	201
102	ADD	202
103	ADD	203
104	STA	204
201	DAT	2
202	DAT	3
203	DAT	4
204	DAT	0

(c) Symbolic program

arvo osoite

Label	Operation	Operand
FORMUL	LDA	I
	ADD	J
	ADD	K
	STA	N
I	DATA	2
J	DATA	3
K	DATA	4
N	DATA	0

(d) Assembly program

symbolinen tunnus


(Sta06 Fig 10.11)



Millaisia käskyjä tarvitaan?

Sta06 Table 10.3


- n Siirto muistista rekisteriin / rekisteristä muistiin
 - u LOAD, STORE, MOVE, PUSH, POP, ...
- n I/O-laitteen ohjaus
 - u Kuten yllä (muistiinkuvattu I/O)
 - u Omat I/O-ohjauskäskyt (ei muistiinkuvattu I/O)
- n Aritmeettiset ja loogiset operaatiot
 - u ADD, MUL, CLR, SET, COMP, AND, SHR, NOP, ...
- n Esitystapamuunnokset
 - u TRANS, CONV, 16bTo32b, IntToFloat, ...
- n Käskyjen suoritusjärjestyksen ohjaus, ehdoton/ehdollinen
 - u JUMP, BRANCH, JEQU, CALL, EXIT, HALT, ...
- n Palvelupyyntö
 - u SVC, INT, IRET, SYSENTER, SYSEXIT, ...
- n Etuoikeutetut käskyt
 - u DIS, IEN, flush cache, invalidate TLB, ...



Miltä operaatioissa tapahtuu?

(Sta06 Table 10.4)

Data Transfer	Transfer data from one location to another
	If memory is involved: Determine memory address Perform virtual-to-actual-memory address transformation Check cache Initiate memory read/write
Arithmetic	May involve data transfer, before and/or after
	Perform function in ALU Set condition codes and flags
Logical	Same as arithmetic
Conversion	Similar to arithmetic and logical. May involve special logic to perform conversion
Transfer of Control	Update program counter. For subroutine call/return, manage parameter passing and linkage
I/O	Issue command to I/O module
	If memory-mapped I/O, determine memory-mapped address




Millaista dataa käsitellään?

- Kokonaislukuja, liukulukuja totuusarvoja
- Merkkejä, merkkijonoja
 - I RA (aka ASCII), EBCDIC
- Vektoreita, taulukoita
 - N kpl alkioita pötkössä
- Muistiositteita

- Erikokoisia operandeja
 - 8 /16/32/ 64b, ...
 - Kutakin tyyppiä/kokoa varten omat operaatiokoodit

Operation Mnemonic	Name	Number of Bits Transferred
L	Load	32
LH	Load Halfword	16
LR	Load	32
LER	Load (Short)	32
LE	Load (Short)	32
LDR	Load (Long)	64
LD	Load (Long)	64
ST	Store	32
STH	Store Halfword	16
STC	Store Character	8
STE	Store (Short)	32
STD	Store (Long)	64

(Sta06 Table 10.5)



Käskyformaatti

n Paljonko kullekin käskyn osalle bittejä?

- u Montako erilaista käskykoodia tarvitaan?
- u Montako operandia voi osoittaa yhdessä käskyssä?
- u Onko operandi rekisterissä vai muistissa?
- u Montako rekisteriä osoitettavissa?

n Vakio- vs. vaihtelevanmittaiset käskyt?

Number of Addresses	Symbolic Representation	Interpretation
3	OP A, B, C	$A \leftarrow B \text{ OP } C$
2	OP A, B	$A \leftarrow A \text{ OP } B$
1	OP A	$AC \leftarrow AC \text{ OP } A$
0	OP	$T \leftarrow (T - 1) \text{ OP } T$


AC = accumulator

A, B, C = memory or register locations

T = top of stack


(T - 1) = second element of stack

(Sta06 Table 10.1)



Montako rekisteriä?

- Vähintään 16-32 kpl
 - Työdata rekistereissä
- Rekisterijoukot omiin tarkoituksiinsa?
 - Esim. Kokonaisluvuille omansa ja liukuluvuille omansa, indeksioinnille omansa ja datalle omansa
 - Ne voi molemmat numeroida alkaen 0:stä
 - Käskykoodi määräää kumpaa käytettävä
- Enemmän rekistereitä kuin käsky voi viitata?
 - CPU huolehtii sisäisesti niiden allokoinnista
 - § Rekisteri-ikkuna
 - Esim. Aliohjelman parametrit aina rekistereissä
 - § Ohjelmoijan mielestä rekistereissä r8-r15, CPU sijoittaa rekisterijoukkoon välille 8-132 (palataan tähän myöhemmin)



Käskyarkkitehtuureja

n Akkukone

- „ Vain yksi rekisteri, implisiittinen osoittaminen

n Pinokone

Ks. Sta06 Appendix 10A

- „ Operandit pinossa, implisiittinen osoittaminen
- „ PUSH, POP

Esim. JVM


n Yleisrekisterikone

- „ Vain yhdenkoon rekistereitä
- „ Käskyssä 2 tai 3 operandia

n Load/Store arkkitehtuuri

- „ Vain LOAD/STORE viittaavat muistiin
- „ ALU-operaatioissa tav. 3 rekisteriä


LOAD R3, C
LOAD R2,B
ADD R1,R2,R3
STORE R1,A



Tavujärjestys: Big vs. LittleEndian

Ks. Sta06 Appendix 10B

- Kuinka usean tavun kokoinen luku talletetaan?



STORE 0x11223344 ,0x1200 ???

Big-Endian:
eniten merkitsevällä tavulla pienin osoite




Little-Endian:
vähiten merkitsevällä tavulla pienin osoite




0x00000044 =
0x44 0x00 0x00 0x00

Sama osoite tavuna ja sanana: 0x1200 0x1201 0x1202 0x1203



Big vs. Little Endian

- n ALU käyttää vain jompaakumpaa
 - u Little-endian: x86, Pentium, VAX
 - u Big-endian: IBM 370/390, Motorola 680x0 (Mac), useimmat RISC-arkkitehtuurin koneet
 - u Power-PC kelpuuttaa kummankin
 - § Bitti ohjausrekisterissä (MSR, machine status register)
 - § Järjestys vaihdetaan tarvittaessa ALUa ennen/jälkeen
- n Tavujärjestys huomioitava, kun tietoa siirretään koneesta toiseen
 - u Internet käyttää big-endian muotoa
 - u Pistokekirjastossa ruttiinit `htoi()` ja `itooh()`
(Host to Internet & Internet to Host)



Datan kohdentaminen (alignment)

- 16b data alkamaan parillisista (tavu)osoitteista
- 32b data 4:llä jaollisista osoitteista
- 64b data 8:lla jaollisista osoitteista
- Kohdennettu data helpompaa käsitellä
 - esim. 32b data ladattavissa yhdellä muistinoudolla (sanaosoite)
- Kohdentamaton data ei tuota väliin "hukkatauvuja"
 - Esim. 32b kohdentamaton data tarvitsee kaksi muistinoutoa (sanaosoite) ja yhdistämisen


0010...10010
0010...10100
0010...11000

11	22	33	44
----	----	----	----

load r1, 0(r4)


load r1, 0(r4)
shl r1, =16
load r2, 1(r4)
shr r2, =16
or r1, r2

		11	22
33	44		



Muistin osoitustavat

Ch 11 [Sta06]




Missä käskyn operandit?


- „ Muistissa
 - „ Ohjelman muuttujat, pino, keko
- „ Rekistereissä
 - „ Käsittelyn aikana (nopeus)
- „ Käskyn osana
 - „ Pienet vakiot
- „ Miten tuo kerrotaan CPU:lle?
 - „ Bitit käskyformaatissa
 - „ Useita osoitusmuotoja



Tiedon osoitusmuodot



(Sta06 Fig 11.1)




Tiedon osoitusmuodot

Mode	Algorithm	Principal Advantage	Principal Disadvantage
Immediate	Operand = A	<u>No memory reference</u>	Limited operand magnitude
Direct	EA = A	Simple	Limited address space
Indirect	EA = (A)	Large address space	Multiple memory references
Register	Operand = (R)	<u>No memory reference</u>	Limited address space
Register indirect	EA = (R)	Large address space	Extra memory reference
Displacement	EA = A + (R)	Flexibility	Complexity
Stack	EA = top of stack	<u>No memory reference</u>	Limited applicability


- EA = Effective Address
- (A) = Muistipaikan A sisältö
- (R) = Rekisterin R sisältö
- Pinon päällimmäisen alkion osoitteelle oma rekisteri
- Pinon päällimmäinen alkio (tai 2) omassa rekisterissä

(Sta06 Table 11.1)



Siirtymä (Displacement Address)

- n Effective address = $(R1) + A$ Tehollinen muistiosoite
 - rekisterin sisältö + käskyssä annettu vakio
- n Vakio usein pieni (8 b, 16 b?)
- n Käyttötapoja
 - u PC:n suhteen viittaus JUMP *+5
 - u Base rekisterin suhteen CALL SP, Summation(BX)
 - u Taulukon indeksointi ADDF F2,F2, Table(R5)
 - u Tietueen kenttään viittaus MUL F4,F6, Salary(R8)
 - u Pinoon viittaaminen STORE F2, -4(FP)
(aktivointitietue)



Lisää tiedon osoitustapoja

n Autoincrement (before/after)

u Esim. `CurrIndex=i++;`

$$EA = (R), R \leftarrow (R) + S$$

operandin
koko

n Autodecrement (before/after)

u Esim. `CurrIndex=--i;`

$$R \leftarrow (R) - S, EA = (R)$$

n Autoincrement deferred

u Esim. `Sum = Sum + (*ptrX++);`

$$EA = \text{Mem}(R), R \leftarrow (R) + S$$

n Autoscale

u Esim. `Double X;`
`X=Tbl[i][j];`

$$EA = A + (R_j) + (R_i) * S$$



Tietokoneen rakenne


Pentium



Pentium: Rekisterit

- n Yleisrekisterit, 32-b
 - u EAX, EBX, ECX, EDX työrekisterit accu, base, count, data
 - u ESI, EDI source & destination index
 - u ESP, EBP stack pointer, base pointer
- n Niiden loppuosia voi käyttää 16-bittisinä
 - u AX, BX, CX, DX, SI, DI, SP, BP
- n Työrekistereiden loppuosia 8-bittisinä
 - u AH, AL, BH, BL, CH, CL, DH, DL
- n Segmenttirekisterit, 16b
 - u CS, SS, DS, ES, FS, GS
 - § code, stack, data, stack, extra data
- n Käskynosoitin
 - u EIP Extended Instruction Pointer
- n Statusrekisteri
 - u EFLAGS
 - § overflow, sign, zero, parity, carry,...

General Registers	
EAX	AX
EBX	BX
ECX	CX
EDX	DX
ESP	SP
EBP	BP
ESI	SI
EDI	DI




Pentium: Datatyypit

Ei kohdennettu
Little Endian

Pentium Data Type	Description
General	Byte, word (16 bits), doubleword (32 bits), and quadword (64 bits) locations with arbitrary binary contents.
Integer	A signed binary value contained in a byte, word, or doubleword, using twos complement representation.
Ordinal	An unsigned integer contained in a byte, word, or doubleword.
Unpacked binary coded decimal (BCD)	A representation of a BCD digit in the range 0 through 9, with one digit in each byte.
Packed BCD	Packed byte representation of two BCD digits; value in the range 0 to 99.
Near pointer	A 32-bit effective address that represents the offset within a segment. Used for all pointers in a nonsegmented memory and for references within a segment in a segmented memory.
Bit field	A contiguous sequence of bits in which the position of each bit is considered as an independent unit. A bit string can begin at any bit position of any byte and can contain up to $2^{32} - 1$ bits
Byte string	A contiguous sequence of bytes, words, or doublewords, containing from zero to $2^{32} - 1$ bytes.
Floating point	Single / Double / Extended precision


(Sta06 Table 10.2)



Pentium: Operaatiot (tässä vain osa)

High-Level Language Support	
ENTER	Creates a stack frame that can be used to implement the rules of a block-structured high-level language.
LEAVE	Reverses the action of the previous ENTER.
BOUND	Check array bounds. Verifies that the value in operand 1 is within lower and upper
Segment Register	
LDS	Load pointer into D segment register.
	System Control
HLT	Halt.
LOCK	Asserts a hold on shared memory so that the Pentium has exclusive use of it during the instruction that immediately follows the LOCK.
ESC	Processor extension escape. An escape code that indicates the succeeding instructions are to be executed by a numeric coprocessor that supports high-precision integer and floating-point calculations.
WAIT	Wait until BUSY# negated. Suspends Pentium program execution until the processor detects that the BUSY pin is inactive, indicating that the numeric coprocessor has finished execution.
Protection	
SGDT	Store global descriptor table.
LSL	Load segment limit. Loads a user-specified register with a segment limit.
VERR/VERW	Verify segment for reading/writing.
Cache Management	
INVD	Flushes the internal cache memory.
WBINVD	Flushes the internal cache memory after writing dirty lines to memory.
INVLPG	Invalidate a translation lookaside buffer (TLB) entry.


(Sta06 Table 10.8)



Pentium: MMX Operaatiot (tässä vain osa)

Category	Instruction	Description
Arithmetic	PADD [B, W, D]	Parallel add of packed eight bytes, four 16-bit words, or two 32-bit doublewords, with wraparound.
	PADDS [B, W]	Add with saturation.
	PADDUS [B, W]	Add unsigned with saturation
	PSUB [B, W, D]	Subtract with wraparound.
	PSUBS [B, W]	Subtract with saturation.
	PSUBUS [B, W]	Subtract unsigned with saturation
	PMULHW	Parallel multiply of four signed 16-bit words, with high-order 16 bits of 32-bit result chosen.
	PMULLW	Parallel multiply of four signed 16-bit words, with low-order 16 bits of 32-bit result chosen.
	PMADDWD	Parallel multiply of four signed 16-bit words; add together adjacent pairs of 32-bit results.
Conversion	PACKUSWB	Pack words into bytes with unsigned saturation.
	PACKSS [WB, DW]	Pack words into bytes, or doublewords into words, with signed saturation.
	PUNPCKH [BW, WD, DQ]	Parallel unpack (interleaved merge) high-order bytes, words, or doublewords from MMX register.
	PUNPCKL [BW, WD, DQ]	Parallel unpack (interleaved merge) low-order bytes, words, or doublewords from MMX register.

(Sta06 Table 10.11)



Pentium: Osoitustavat

Pentium Addressing Mode	Algorithm	
Immediate	$\text{Operand} = A$	1, 2, 4, 8B
Register Operand	Operand = (R)	Rekisterit: 1, 2, 4, 8B
Displacement	$\text{LA} = (\text{SR}) + A$	
Base	$\text{LA} = (\text{SR}) + (B)$	
Base with Displacement	$\text{LA} = (\text{SR}) + (B) + A$	
Scaled Index with Displacement	$\text{LA} = (\text{SR}) + (I) \times S + A$	
Base with Index and Displacement	$\text{LA} = (\text{SR}) + (B) + (I) + A$	
Base with Scaled Index and Displacement	$\text{LA} = (\text{SR}) + (I) \times S + (B) + A$	
Relative	$\text{LA} = (\text{PC}) + A$	

LA = linear address

R = register

(X) = contents of X

B = base register

SR = segment register

I = index register

PC = program counter


S = scaling factor


A = contents of an address field in the instruction

(Sta06 Table 11.2)



Pentium: Osoitteiden laskenta






Pentium: Käskyformaatti

- n CISC
 - u Complex Instruction Set Computer
- n Paljon valinnaisia osia
 - u Osio esiintyy käskyn bittijonossa tai ei
 - u Alussa 0-4 prefix tavua
 - u Loppuosan tulkinta riippuu aiempien kenttien sisällöistä
- n Monipuoliset osoitustavat
 - u Käskyn operandeista korkeintaan yksi muistissa
 - u 24 erilaista
- n Taaksepäin yhteensopivuus
 - u Icuwanhojen 16-bittisten 8086-ohjelmien pitää toimia
 - § Vanhat käskyt emuloimalla vai simuloimalla?



Pentium: Käskyformaatti






Pentium: Käskyformaatti

Sta06 Fig 11.8

- n Instruction prefix (optional)
 - u LOCK – jakamaton operaatio moniCPU-järjestelmässä
 - u REP – toista samaa käskyä merkkijonon kaikille merkeille
- n Segment override (optional)
 - u Käytä tässä käskyssä eksplisiittisesti annettua segmenttirekisteriä
 - u Käytä muulloin implisiittistä oletusta
- n Operand size override (optional)
 - u Onko operandi 16 vai 32 bittinen (toinen oletuksena)
- n Address size override (optional)
 - u Onko osoite 16 vai 32 bittinen (toinen oletuksena)



Pentium: Käskyformaatti

Sta06 Fig 11.8


- n **Opcode**
 - u Kullekin käskylle oma bittikombinaatio
 - u Bitit kertovat myös operandin koosta (8/16/32b)
- n **ModR/M (optional)**
 - u Onko operandi rekisterissä vai muistissa
 - u Mitä osoitusmuotoa käytetään
 - u Joissakin tapauksissa täsmennää operaatiokoodia
- n **SIB = Scale/Index/Base (optional)**
 - u Joissakin osoitusmuodoissa tarvitaan lisätarkennuksia
 - u Scale: alkion koko indeksointia käyttääessä
 - u Index: indeksirekisterin numero
 - u Base: kantarekisterin numero



Pentium: Käskyformaatti


Sta06 Fig 11.8

- Displacement (optional)
 - Tarvitaan eräissä osoitustavoissa
 - 0, 1, 2 tai 4 tavua
- Immediate (optional)
 - Tarvitaan eräissä osoitustavoissa
 - 0, 1, 2 tai 4 tavua




Tietokoneen rakenne

PowerPC



PowerPC: Käskykanta

- n RISC
 - u Reduced Instruction Set Computer
- n Kiinteä käskynpituus (32b), vähän formaatteja
 - u Käskyissä tavallisesti 3 operandia
- n Minimijoukko erilaisia käskyjä
 - u Helpompi laitteistototeutus, nopeampi suorittaa
 - u Pitemmät ohjelmat?
- n Vain 2 osoitusmuotoa
 - u Load/Store-arkkitehtuuri
- n 32 yleisrekisteriä
- n Kiinteä datan koko (32/64)
- n Ei esim. merkkijono-operaatioita
 - u Kirjastoina



PowerPC: Osoitustavat

Mode	Algorithm	
Load/Store Addressing		
Indirect	$EA = (BR) + D$	
Indirect Indexed	$EA = (BR) + (IR)$	EA = effective address (X) = contents of X BR = base register IR = index register
Branch Addressing		
Absolute	$EA = I$	IR = index register
Relative	$EA = (PC) + I$	L/CR = link or count register
Indirect	$EA = (L/CR)$	GPR = general-purpose register
Fixed-Point Computation		
Register	$EA = GPR$	FPR = floating-point register
Immediate	Operand = I	D = displacement
Floating-Point Computation		
Register	$EA = FPR$	I = immediate value
		PC = program counter

(Sta06 Table 11.3)



PowerPC: Käskyformaatti

XO=Opcode extension, R=Record condition in CR1, O=Record overflow in XER
S = Part of Shift Amount field, *=64 bitin arkkitehtuurissa

← 6 bits → ← 5 bits → ← 5 bits → ← 16 bits →

Ld/St Indirect	Dest Register	Base Register	Displacement		
Ld/St Indirect	Dest Register	Base Register	Index Register	Size, Sign, Update	/
Ld/St Indirect	Dest Register	Base Register	Displacement		XO

(c) Load/store instructions

Arithmetic	Dest Register	Src Register	Src Register	O	Add, Sub, etc.	R
Add, Sub, etc.	Dest Register	Src Register	Signed Immediate Value			
Logical	Src Register	Dest Register	Src Register	ADD, OR, XOR, etc.		R
AND, OR, etc.	Src Register	Dest Register	Unsigned Immediate Value			
Rotate	Src Register	Dest Register	Shift Amt	Mask Begin	Mask End	R
Rotate or Shift	Src Register	Dest Register	Src Register	Shift Type or Mask		R
Rotate	Src Register	Dest Register	Shift Amt	Mask	XO	S R
Rotate	Src Register	Dest Register	Src Register	Mask	XO	R
Shift	Src Register	Dest Register	Shift Type or Mask			S R

(d) Integer arithmetic, logical, and shift/rotate instructions

Flt sgl/dbl	Dest Register	Src Register	Src Register	Src Register	Fadd, etc.	R
-------------	---------------	--------------	--------------	--------------	------------	---

(e) Floating-point arithmetic instructions

(Sta06 Fig 11.9)



PowerPC: Käskyformaatti

n Yksinkertaiset hyppykäskyt

- u CR: mitä CR-rekisterin bittejä tutkitaan
- u L (Link): onko kyseessä aliohjelmaan siirtyminen
(Aktivointitietue kuntoon!)
- u A (Absolute): onko annettu hypyn kohdeosoite,
vai onko hyppy suhteellinen PC:n suhteen


Branch	Long Immediate			A	L
Br Conditional	Options	CR Bit	Branch Displacement	A	L
Br Conditional	Options	CR Bit	Indirect through Link or Count Register	L	

(a) Branch instructions

CR	Dest Bit	Source Bit	Source Bit	Add, OR, XOR, etc.	/
----	----------	------------	------------	--------------------	---


(b) Condition register logical instructions


(Sta06 Fig 11.9)



RISC vs. CISC

lisää myöhemmin (Luento 9)





Kertauskysymyksiä

- Millaisista osista konekielinen käsky muodostuu?
- Miten CPU tietää onko sen käsittelemä kokonaisluku 16 bittinen vai 32 bittinen?
- Mitä tarkoittaa Big-Endian?
- Mitä hyötyä on kiinteästä käskyformatista verrattuna vaihtelevanpitaiseen formattiin?